Comparação de núcleos ARMv8-A - Comparison of ARMv8-A cores

Esta é uma tabela de 64 /32-bit ARMv8-A núcleos arquitetura comparando microarquiteturas que implementar o AArch64 conjunto de instruções e extensões obrigatórias ou facultativas, da mesma. A maioria dos chips suporta AArch32 de 32 bits para aplicativos legados. Todos os chips desse tipo têm uma unidade de ponto flutuante (FPU) que é melhor do que a dos chips ARMv7 e NEON ( SIMD ) mais antigos . Alguns desses chips têm coprocessadores que também incluem núcleos da arquitetura mais antiga de 32 bits (ARMv7). Alguns dos chips são SoCs e podem combinar ARM Cortex-A53 e ARM Cortex-A57, como o Samsung Exynos 7 Octa.

Mesa

Empresa Essencial Liberado Revisão Decodificar
Profundidade do pipeline
Execução fora de ordem
Previsão de filial 		papel big.LITTLE Exec.
portos 		SIMD Fab
(em nm ) 		Simult. MT Cache L0
Instr  +  Dados do cache L1
(em KiB ) 		Cache L2 Cache L3 Núcleo
configu-
rações 		DMIPS /
MHz 		Número da peça ARM (no registro de ID principal)
Tê-lo Inscrições
ARM Holdings Cortex-A32 (32 bits) 2017 ARMv8.0-A
(apenas 32 bits ) 		2 largos 8 Não 0 PEQUENO ? 28 Não Não 8–64 + 8–64 0-1 MiB Não 1-4 + 0xD01
Cortex-A34 (64 bits) 2019 ARMv8.0-A
(apenas 64 bits ) 		2 largos 8 Não 0 PEQUENO ? Não Não 8–64 + 8–64 0-1 MiB Não 1-4 + 0xD02
Cortex-A35 2017 ARMv8.0-A 2 largos 8 Não 0 sim PEQUENO ? 28/16/
14/10 		Não Não 8–64 + 8–64 0/128 KiB – 1 MiB Não 1–4 + 1,78 0xD04
Cortex-A53 2014 ARMv8.0-A 2 largos 8 Não 0 Previsão condicional +
indireta de ramificação
 grande pequeno 2 28/20/
16/14/10 		Não Não 8–64 + 8–64 128 KiB – 2 MiB Não 1–4 + 2,24 0xD03
Cortex-A55 2017 ARMv8.2-A 2 largos 8 Não 0 grande pequeno 2 28/20/
16/14/12 / 05/10 		Não Não 16–64 + 16–64 0–256 KiB / núcleo 0–4 MiB 1–8 + 2,65 0xD05
Cortex-A57 2013 ARMv8.0-A 3 largos 15 Sim
despacho amplo 		Dois níveis grande 8 28/20/
16/14 		Não Não 48 + 32 0,5–2 MiB Não 1–4 + 4,6 0xD07
Cortex-A65 2019 ARMv8.2-A ? ? sim Dois níveis ? 2 ? Não Não ? ? ? ? ? 0xD06
Cortex-A65AE 2019 ARMv8.2-A ? ? sim Dois níveis ? 2 ? SMT2 Não 16-64 + 16-64 64-256 KiB 0-4 MB 1-8 ? 0xD43
Cortex-A72 2015 ARMv8.0-A 3 largos 15 Sim
despacho 5 		Dois níveis grande 8 28/16 Não Não 48 + 32 0,5–4 MiB Não 1–4 + 4,72 0xD08
Cortex-A73 2016 ARMv8.0-A 2 largos 11-12 Sim
despacho 4 		Dois níveis grande 7 28/16/10 Não Não 64 + 32/64 1–8 MiB Não 1–4 + ~ 6,35 0xD09
Cortex-A75 2017 ARMv8.2-A 3 largos 11-13 Sim
despacho 6 		Dois níveis grande 8? 2 * 128b 28/16/10 Não Não 64 + 64 256–512 KiB / núcleo 0–4 MiB 1–8 + 8,2-9,5 0xD0A
Cortex-A76 2018 ARMv8.2-A 4 largos 11-13 Sim
despacho 8 		128 Dois níveis grande 8 2 * 128b 10/7 Não Não 64 + 64 256–512 KiB / núcleo 1–4 MiB 1-4 10,7-12,4 0xD0B
Cortex-A76AE 2018 ARMv8.2-A ? ? sim 128 Dois níveis grande ? ? Não Não ? ? ? ? ? 0xD0E
Cortex-A77 2019 ARMv8.2-A 4 largos 11-13 Sim
despacho para 10 		160 Dois níveis grande 12 2 * 128b 7 Não 1,5 mil entradas 64 + 64 256–512 KiB / núcleo 1–4 MiB 1-4 ? 0xD0D
Cortex-A78 2020 ARMv8.2-A 4 largos sim 160 sim grande 13 2 * 128b Não 1,5 mil entradas 32/64 + 32/64 256–512 KiB / núcleo 1–4 MiB 1-4 ? 0xD41
Cortex-X1 2020 ARMv8.2-A 5 largos ? sim 224 sim grande 15 4 * 128b Não 3 mil entradas 64 + 64 até 1 MiB até 8 MiB personalizadas ? 0xD44
Cortex-A510 2021 ARMv9.0-A Não 0 PEQUENO 9 2 * 128b Não Não 32/64 + 32/64 0-512 2-4 / 8 MiB
Cortex-A710 2021 ARMv9.0-A sim 160 grande 13 2 * 128b Não 1,5 mil entradas 32/64 + 32/64 256-512 2-8 MiB
Cortex-X2 2021 ARMv9.0-A 10 sim 288 grande 15 4 * 128b Não 3 mil entradas 64 + 64 512-1024 até 8 MiB
Apple Inc. Ciclone 2013 ARMv8.0-A 6 largos 16 sim 192 sim Não 9 28 Não Não 64 + 64 1 MiB 4 MiB 2 ?
Tufão 2014 ARMv8.0 ‑ A 6 largos 16 sim sim Não 9 20 Não Não 64 + 64 1 MiB 4 MiB 2, 3 (A8X) ?
Twister 2015 ARMv8.0 ‑ A 6 largos 16 sim sim Não 9 16/14 Não Não 64 + 64 3 MiB 4 MiB
Não ( A9X )		 2 ?
furacão 2016 ARMv8.0 ‑ A 6 largos 16 sim "big" (em A10 / A10X emparelhado com núcleos Zephyr "LITTLE"
) 		9 3 * 128b 16 ( A10 )
10 ( A10X ) 		Não Não 64 + 64 3 MiB ( A10 )
8 MiB ( A10X ) 		4 MiB ( A10 )
Não ( A10X ) 		2x Furacão + 2x Zephyr (A10)
3x Furacão + 3x Zephyr (A10X) 		?
Zephyr 2016 ARMv8.0 ‑ A 3 largos 12 sim PEQUENO 5 16 ( A10 )
10 ( A10X ) 		Não Não 32 + 32 1 MiB 4 MiB ( A10 )
Não ( A10X ) 		2x Furacão + 2x Zephyr (A10)
3x Furacão + 3x Zephyr (A10X) 		?
Monção 2017 ARMv8.2-A 7 largos 16 sim "big" (no Apple A11 emparelhado com núcleos Mistral "LITTLE"
) 		11 3 * 128b 10 Não Não 64 + 64 8 MiB Não 2x Monção + 4 × Mistral ?
Mistral 2017 ARMv8.2-A 3 largos 12 sim PEQUENO 5 10 Não Não 32 + 32 1 MiB Não 2x Monção + 4 × Mistral ?
Vórtice 2018 ARMv8.3-A 7 largos 16 sim "big" (Em Apple A12 / Apple A12X / Apple A12Z emparelhado com núcleos Tempest "LITTLE"
) 		11 3 * 128b 7 Não Não 128 + 128 8 MiB Não 2x Vórtice + 4x Tempestade (A12)
4x Vórtice + 4x Tempestade (A12X / A12Z) 		?
Tempestade 2018 ARMv8.3-A 3 largos 12 sim PEQUENO 5 7 Não Não 32 + 32 2 MiB Não 2x Vórtice + 4x Tempestade (A12)
4x Vórtice + 4x Tempestade (A12X / A12Z)		 ?
Raio 2019 ARMv8.4-A 8 largos 16 sim 560 "big" (no Apple A13 emparelhado com núcleos Thunder "LITTLE"
) 		11 3 * 128b 7 Não Não 128 + 128 8 MiB Não 2x Relâmpago + 4x Trovão ?
Trovão 2019 ARMv8.4-A 3 largos 12 sim PEQUENO 5 7 Não Não 96 + 48 4 MiB Não 2x Relâmpago + 4x Trovão ?
Tempestade de fogo 2020 ARMv8.5-A 8 largos sim 630 "big" (no Apple A14 emparelhado com núcleos Icestorm "LITTLE"
) 		14 4 * 128b 5 Não 192 + 128 8 MiB Não 2x tempestade de fogo + 4x tempestade de gelo ?
Tempestade de gelo 2020 ARMv8.5-A 4 largos sim 110 PEQUENO 7 2 * 128b 5 Não 128 + 64 4 MiB Não 2x tempestade de fogo + 4x tempestade de gelo ?
Avalanche 2021 ARMv8.5-A 8 largos sim "big" (no Apple A15 emparelhado com núcleos "LITTLE" da Blizzard
) 		14 4 * 128b 5 Não 192 + 128 12 MiB Não 2x Avalanche + 4x Blizzard ?
Nevasca 2021 ARMv8.5-A 4 largos sim PEQUENO 8 2 * 128b 5 Não 128 + 64 4 MiB Não 2x Avalanche + 4x Blizzard ?
Nvidia Denver 2014 ARMv8-A
Decodificador de hardware de 2 largos , até
7 micro-ops VLIW de
comprimento variável de largura
 13 Não se o
decodificador de hardware estiver em uso.
Pode ser fornecido
por
tradução dinâmica de software para VLIW . 		Previsão direta +
indireta de
ramais 		Não 7 28 Não Não 128 + 64 2 MiB Não 2 ?
Denver 2 2016 ARMv8-A ? 13 Não se o
decodificador de hardware estiver em uso.
Pode ser fornecido
por
tradução dinâmica de software para VLIW . 		Previsão direta +
indireta de
ramais 		Implementação própria "Super" da Nvidia ? 16 Não Não 128 + 64 2 MiB Não 2 ?
Carmel 2018 ARMv8.2-A ? Previsão direta +
indireta de
ramais 		? 12 Não Não 128 + 64 2 MiB (4 MiB @ 8 núcleos) 2 (+ 8) ?
Cavium ThunderX 2014 ARMv8-A 2 largos 9 sim Dois níveis ? 28 Não Não 78 + 32 16 MiB Não 8–16, 24–48 ?
ThunderX2
(ex. Broadcom Vulcan) 		2018 ARMv8.1-A
 4 largos
"4 μops"		 ? sim Multinível ? ? 16 SMT4 Não 32 + 32
(dados 8 vias)		 256 KiB
por núcleo		 1 MiB
por núcleo		 16-32 ?
Marvell ThunderX3 2020 ARMv8.3 + 8 largos ? Sim
despacho 4 		Multinível ? 7 7 SMT4 ? 64 + 32 512 KiB
por núcleo		 90 MiB 60 ?
Aplicado

Micro

Hélice 2014 ? ? ? ? ? ? ? 40/28 Não Não 32 + 32 (por núcleo;
gravação
com paridade)		 256 KiB compartilhados
por par de núcleo (com ECC)		 1 MiB / núcleo 2, 4, 8 ?
X-Gene 2013 ? 4 largos 15 sim ? ? ? 40 Não Não 8 MiB 8 4,2
X-Gene 2 2015 ? 4 largos 15 sim ? ? ? 28 Não Não 8 MiB 8 4,2
X-Gene 3 2017 ? ? ? ? ? ? ? 16 Não Não ? ? 32 MiB 32 ?
Qualcomm Kryo 2016 ARMv8-A ? ? sim Dois níveis? "big" ou "LITTLE"
própria implementação semelhante da Qualcomm 		? 14 Não Não 32 + 24 0,5–1 MiB 2, 4 6,3
Kryo 2XX 2017 ARMv8-A 2 largos 11-12 Sim
despacho 7 		Dois níveis grande 7 14/11/10 Não Não 64 + 32/64? 512 KiB / Gold Core Não 4 ?
2 largos 8 Não 0 Previsão condicional +
indireta de ramificação
 ? 2 8–64? + 8–64? 256 KiB / Silver Core 4 ?
Kryo 3XX 2018 ARMv8.2-A 3 largos 11-13 Sim
despacho 8 		Dois níveis grande 8 10 Não Não 64 + 64 256 KiB / Gold Core 2 MiB 4 ?
2 largos 8 Não 0 Previsão condicional +
indireta de ramificação
 ? 28 16–64? + 16–64? 128 KiB / Prata 4 ?
Kryo 4XX 2018

2019

ARMv8.2-A 4 largos 11-13 Sim
despacho 8 		sim grande 8 8/11/7 Não Não 64 + 64 512 KiB / Gold Prime

256 KiB / Gold

2 MiB 1 + 3 ?
2 largos 8 Não 0 Previsão condicional +
indireta de ramificação
 ? 2 16–64? + 16–64? 128 KiB / Prata 4 ?
Kryo 5XX 2019 ARMv8.2-A 4 largos 11-13 Sim
despacho 8 		sim grande 8 Não ? 512 KiB / Gold Prime

256 KiB / Gold

3 MiB 1 + 3
2 largos 8 Não 0 Previsão condicional +
indireta de ramificação
 2 ? 128 KiB / Prata 4 MiB
Kryo 6XX 2020 ARMv8.2-A sim grande ? 64 + 64 1024 KiB / Gold Prime

512 KiB / Gold

4 MiB 1 + 3 + 4
Falkor 2017 " Recursos do ARMv8.1-A ";  Apenas AArch64 (não 32 bits ) 4 largos 10-15 Sim
despacho 8 		sim ? 8 10 Não 24 KiB 88 + 32 500 KiB 1,25 MiB 40-48 ?
Samsung M1 2015 ARMv8-A 4 largos 13 Sim
despacho para 9 		96 grande 8 14 Não Não 64 + 32 2 MiB não 4 ?
M2 2017 ARMv8-A 100 Dois níveis grande 10 64 + 64
M3 2018 ARMv8.2-A 6 largos 15 Sim
despacho 12 		228 Dois níveis grande 12 10 Não Não 64 + 64 512 KiB por núcleo 4096 KB 4 ?
M4 2019 ARMv8.2-A 6 largos 15 Sim
despacho 12 		228 Dois níveis grande 12 8/7 Não Não 64 + 64 512 KiB por núcleo 4096 KB 2 ?
M5 2020 Sim
despacho 12 		228 Dois níveis grande Não 64 + 64
Fujitsu A64FX 2019 ARMv8.2-A 4/2 de largura 7 ou mais Sim
5 vias? 		sim n / D 8+ 2 * 512b 7 Não Não 64 + 64 8 MiB por 12 + 1 núcleos Não 48 + 4 1,9 GHz +; 15GF / W +.
HiSilicon TaiShan V110 2019 ARMv8.2-A 4 largos ? sim n / D 8 7 Não Não 64 + 64 512 KiB por núcleo 1 MiB por núcleo ? ?
Empresa Essencial Liberado Revisão Decodificar
Profundidade do pipeline
Execução fora de ordem
Previsão de filial 		papel big.LITTLE Exec.
portos 		SIMD Fab
(em nm ) 		Simult. MT Cache L0
Instr  +  Dados do cache L1
(em KiB ) 		Cache L2 Cache L3 Núcleo
configu-
rações 		DMIPS /
MHz 		Número da peça ARM (no registro de ID principal)

Veja também

Referências