Tecnologia Centauro - Centaur Technology
A Centaur Technology é uma empresa de design de CPU x86 , fundada em 1995 e subsequentemente uma subsidiária integral da VIA Technologies . Em 2015, o documentário Rise of the Centaur cobriu o início da história da empresa.
História
A Centaur Technologies Inc. foi fundada em abril de 1995 por Glenn Henry , Terry Parks, Darius Gaskins e Al Sato. O financiamento veio da Integrated Device Technology , Inc (IDT). O objetivo do negócio era desenvolver processadores x86 compatíveis que fossem muito mais baratos do que os processadores Intel e consumissem muito menos energia.
Havia dois elementos fundamentais do plano. Primeiro, um design exclusivo, desenvolvido do zero, de um núcleo de processador x86 otimizado de forma diferente dos núcleos da Intel. Em segundo lugar, uma abordagem de gerenciamento exclusiva projetada para alcançar alta produtividade.
Embora financiado pelo IDT, três projetos Centaur diferentes foram enviados com o nome comercial de WinChip . Em setembro de 1999, a Centaur foi comprada da IDT pela VIA Technologies , uma empresa taiwanesa. Desde então, cinco designs foram enviados com o nome comercial de VIA C3 , bem como vários designs para o processador VIA C7 e sua mais recente CPU de 64 bits, o VIA Nano .
O design do VIA Nano foi ainda mais refinado e melhorado em chips produzidos pela Zhaoxin (uma joint venture da VIA ).
No final de 2019, a Centaur anunciou o "primeiro SoC x86 de alto desempenho do mundo com coprocessador AI integrado", o núcleo CNS.
Metodologia de design
Os chips da Centaur são historicamente muito menores do que os designs x86 comparáveis da época e, portanto, são mais baratos de fabricar e consomem menos energia. Isso os tornou atraentes no mercado integrado .
A filosofia de design da Centaur sempre foi centrada no desempenho "suficiente" para as tarefas que seu mercado-alvo exige. Algumas das compensações de design feitas pela equipe de design vão contra a sabedoria aceita.
Centaur / VIA foi um dos primeiros a projetar processadores com aceleração de criptografia de hardware na forma de VIA PadLock , começando com o lançamento de 2004 VIA C7. Intel e AMD seguiram com AES-NI em 2008, extensões Intel SHA em 2013 e RDRAND em 2015.
VIA C3
- Como o desempenho da memória é o fator limitante em muitos benchmarks, os processadores VIA implementam grandes caches primários , grandes TLBs e pré-busca agressiva , entre outras melhorias. Embora esses recursos não sejam exclusivos da VIA, a otimização do acesso à memória é uma área em que os recursos não foram sacrificados para economizar espaço na matriz. Na verdade, caches primários generosos (128 KB) sempre foram uma marca distintiva dos designs do Centauro.
- Geralmente, a frequência do clock é preferida em relação ao aumento das instruções por ciclo. Recursos complexos, como a execução de instrução fora de ordem, não são implementados deliberadamente, porque afetam a capacidade de aumentar a taxa de clock, exigem muito espaço e energia extra da matriz e têm pouco impacto no desempenho em vários cenários de aplicativos comuns.
- O pipeline é organizado para fornecer execução de um relógio das formas de registro-memória e registro de memória muito usadas das instruções x86. Várias instruções usadas com frequência requerem menos ciclos de clock do que em outros processadores x86.
- Instruções x86 raramente usadas são implementadas em microcódigo e emuladas como combinações de outras instruções x86. Isso economiza espaço da matriz e contribui para o baixo consumo de energia. O impacto na maioria dos cenários de aplicativos do mundo real é mínimo.
- Esses princípios de design são derivados dos defensores do RISC original , que afirmam que um conjunto menor de instruções, melhor otimizado, pode fornecer desempenho geral da CPU mais rápido. O projeto C3 não pode ser considerado um projeto RISC puro porque aceita o conjunto de instruções x86, que é um projeto CISC .
- Além do x86, esses processadores suportam o Conjunto de Instruções Alternativas não documentado .
VIA C7
- VIA C7 Esther (C5J) como uma etapa evolutiva após VIA C3 Nehemiah + (C5P), em que Centaur seguiu sua abordagem tradicional de balanceamento de desempenho contra um transistor / orçamento de energia restrito.
- A pedra angular da filosofia de design dos chips da série C3 da VIA é que mesmo um núcleo escalar relativamente simples em ordem pode oferecer um desempenho razoável contra um núcleo superescalar complexo fora de ordem se suportado por um "front-end" eficiente, ou seja, pré-busca , mecanismos de previsão de cache e ramificação.
- No caso do VIA C7, a equipe de design se concentrou em otimizar ainda mais o "front-end" do chip, ou seja, o tamanho do cache, a associatividade e a taxa de transferência, bem como o sistema de pré-busca. Ao mesmo tempo, nenhuma mudança significativa no núcleo de execução ("back-end") do chip parece ter sido feita.
- O VIA C7 fecha com sucesso ainda mais a lacuna de desempenho com os chips AMD / Intel, já que a velocidade do clock não é limitada termicamente.
VIA Nano
- O VIA Nano Isaiah (CN) é uma combinação de várias inovações da Centaur, incluindo sua primeira CPU superescalar fora de ordem e sua primeira CPU de 64 bits.
- O desenvolvimento do VIA Nano se concentrou em melhorar radicalmente o lado do desempenho da equação de desempenho por watt, mantendo um TDP semelhante ao do VIA C7.
Núcleo CNS
A Centaur anunciou uma nova CPU x86-64 "CNS" com suporte para AVX-512 e coprocessador AI integrado no final de 2019.
Tamanho comparativo da matriz
| Processador | Secundário cache (k) |
Tamanho da matriz 130 nm (mm²) |
Tamanho da matriz 90 nm (mm²) |
Tamanho do molde 65 nm (mm²) |
|---|---|---|---|---|
| VIA Nano 1000/2000 | 1024 | N / D | N / D | 63,3 |
| VIA C3 / VIA C7 | 64/128 | 52 | 30 | N / D |
| Athlon XP | 256 | 84 | N / D | N / D |
| Athlon 64 | 512 | 144 | 84 | 77 |
| Pentium M | 2048 | N / D | 84 | N / D |
| P4 Northwood | 512 | 146 | N / D | N / D |
| P4 Prescott | 1024 | N / D | 110 | N / D |
NOTA: Mesmo o núcleo Duron Morgan de 180 nm (106 mm²) com um mero cache secundário de 64 K , quando reduzido para um processo de 130 nm, ainda teria um tamanho de matriz de 76 mm². O núcleo VIA x86 é menor e mais barato de produzir. Como pode ser visto nesta tabela, quase quatro núcleos C7 poderiam ser fabricados na mesma área que um núcleo P4 Prescott no processo de 90 nm.