Processo de 45 nm - 45 nm process

Fabricação de
dispositivos semicondutores
4-fach-NAND-C10.JPG
Escalonamento MOSFET
( nós de processo )
Futuro

De acordo com o International Technology Roadmap for Semiconductors , o nó da tecnologia MOSFET de 45  nm deve se referir à meia-tonalidade média de uma célula de memória fabricada por volta do período de 2007–2008.

A Matsushita e a Intel começaram a produção em massa de chips de 45 nm no final de 2007, e a AMD iniciou a produção de chips de 45 nm no final de 2008, enquanto IBM , Infineon , Samsung e Chartered Semiconductor já concluíram uma plataforma de processo comum de 45 nm. No final de 2008, a SMIC foi a primeira empresa de semicondutores com base na China a mudar para 45 nm, tendo licenciado o processo bulk de 45 nm da IBM. Em 2008, a TSMC mudou para um  processo de 40 nm.

Muitos tamanhos de recursos críticos são menores do que o comprimento de onda da luz usada para litografia (ou seja, 193 nm e 248 nm). Uma variedade de técnicas, como lentes maiores, são usadas para fazer recursos de subcomprimento de onda. A padronização dupla também foi introduzida para auxiliar na redução das distâncias entre recursos, especialmente se a litografia seca for usada. Espera-se que mais camadas sejam padronizadas com comprimento de onda de 193 nm no nó de 45 nm. A movimentação de camadas anteriormente soltas (como Metal 4 e Metal 5) de comprimento de onda de 248 nm para 193 nm deve continuar, o que provavelmente aumentará ainda mais os custos, devido às dificuldades com fotoresiste de 193 nm .

Dielétrico alto-κ

Os fabricantes de chips expressaram inicialmente preocupações sobre a introdução de novos materiais high-κ na pilha de portas, com o objetivo de reduzir a densidade de corrente de fuga . Em 2007, no entanto, tanto a IBM quanto a Intel anunciaram que possuem soluções de dielétrico alto-κ e de porta de metal, que a Intel considera uma mudança fundamental no design do transistor . A NEC também colocou materiais de alto κ em produção.

Demonstrações de tecnologia

  • Em 2004, a TSMC demonstrou uma célula SRAM de 45 nm com 0,296 micrometro quadrado . Em 2008, a TSMC mudou para um processo de 40 nm.
  • Em janeiro de 2006, a Intel demonstrou uma célula SRAM de nó de 45 nm com 0,346 micrômetro quadrado .
  • Em abril de 2006, a AMD demonstrou uma célula SRAM de 0,370 micrômetro quadrado de 45 nm.
  • Em junho de 2006, a Texas Instruments lançou uma célula SRAM de 0,24 micrômetro quadrado de 45 nm, com a ajuda de litografia de imersão .
  • Em novembro de 2006, a UMC anunciou que havia desenvolvido um chip SRAM de 45 nm com um tamanho de célula de menos de 0,25 micrômetro quadrado usando litografia de imersão e dielétricos de baixo κ .
  • Em 2006, a Samsung desenvolveu um  processo de 40 nm.

Os sucessores da tecnologia de 45 nm são as tecnologias de 32 nm , 22 nm e 14 nm .

Introdução comercial

A Matsushita Electric Industrial Co. iniciou a produção em massa de CIs system-on-a-chip (SoC) para equipamentos de consumo digital baseados em  tecnologia de processo de 45 nm em junho de 2007.

A Intel lançou seu primeiro  processador de 45 nm, a série Xeon 5400, em novembro de 2007.

Muitos detalhes sobre o Penryn apareceram no Intel Developer Forum de abril de 2007 . Seu sucessor é chamado Nehalem . Avanços importantes incluem a adição de novas instruções (incluindo SSE4 , também conhecido como Penryn New Instructions) e novos materiais de fabricação (mais significativamente, um dielétrico à base de háfnio ).

A AMD lançou seus Sempron II , Athlon II , Turion II e Phenom II (geralmente em ordem crescente de desempenho), bem como os processadores Shanghai Opteron usando  tecnologia de processo de 45 nm no final de 2008.

O Xbox 360 S , lançado em 2010, tem um processador Xenon fabricado em um processo de 45 nm.

O modelo PlayStation 3 Slim introduziu o Cell Broadband Engine em um processo de 45 nm.

Exemplo: processo de 45 nm da Intel

No IEDM 2007, mais detalhes técnicos do processo de 45 nm da Intel foram revelados.

Visto que a litografia de imersão não é usada aqui, o padrão litográfico é mais difícil. Portanto, um método de padrão duplo de corte de linha é usado explicitamente para este processo de 45 nm. Além disso, o uso de dielétricos dielétricos de alto κ é introduzido pela primeira vez, para resolver problemas de vazamento de porta. Para o nó de 32 nm , a litografia de imersão começará a ser usada pela Intel.

  • Passo de porta de 160 nm (73% da geração de 65 nm)
  • Passo de isolamento de 200 nm (91% da geração de 65 nm) indicando uma desaceleração do escalonamento da distância de isolamento entre os transistores
  • Uso extensivo de metal de cobre fictício e portas fictícias
  • Comprimento de porta de 35 nm (igual à geração de 65 nm)
  • Espessura de óxido equivalente a 1 nm, com camada de transição de 0,7 nm
  • Processo de última passagem usando polissilício fictício e portão de metal damasceno
  • Quadrado das extremidades do portão usando um segundo revestimento fotorresiste
  • 9 camadas de óxido dopado com carbono e interconexão de Cu , sendo a última uma espessa camada de "redistribuição"
  • Os contatos têm a forma mais de retângulos do que de círculos para interconexões locais
  • Embalagem sem chumbo
  • 1.36 mA / μm nFET drive current
  • 1.07 mA / μm pFET drive current, 51% mais rápido do que a geração de 65 nm, com maior mobilidade do orifício devido ao aumento de 23% para 30% Ge em estressores de SiGe embutidos

Em uma engenharia reversa da Chipworks de 2008, foi revelado que os contatos da trincheira foram formados como uma camada "Metal-0" em tungstênio servindo como uma interconexão local. A maioria dos contatos de trincheira eram linhas curtas orientadas paralelamente aos portões que cobrem a difusão, enquanto os contatos de portão eram linhas ainda mais curtas orientadas perpendicularmente aos portões.

Foi recentemente revelado que ambos os microprocessadores Nehalem e Atom usavam células SRAM contendo oito transistores em vez dos seis convencionais, a fim de acomodar melhor a escala de voltagem. Isso resultou em uma penalidade de área de mais de 30%.

Processadores que usam tecnologia de 45 nm

Referências

links externos

Precedido por
65 nm 		Processos de fabricação CMOS Aprovado por
32 nm