Matriz de portão - Gate array

Uma matriz de portas é uma abordagem para o projeto e fabricação de circuitos integrados específicos de aplicação (ASICs) usando um chip pré - fabricado com componentes que são posteriormente interconectados em dispositivos lógicos (por exemplo , portas NAND , flip-flops , etc.) de acordo com um pedido personalizado adicionando camadas de interconexão de metal na fábrica.

Tecnologias semelhantes também foram empregadas para projetar e fabricar matrizes analógicas, analógicas-digitais e estruturadas, mas, em geral, não são chamadas de matrizes de portas.

As matrizes de portas também são conhecidas como matrizes lógicas não confirmadas ( ULAs ), que também oferecem funções de circuito linear e chips semipersonalizados.

Projeto

Uma matriz de portas é um chip de silício pré-fabricado com a maioria dos transistores sem função predeterminada. Esses transistores podem ser conectados por camadas de metal para formar portas lógicas NAND ou NOR padrão . Essas portas lógicas podem então ser interconectadas em um circuito completo na mesma camada de metal ou em camadas posteriores. A criação de um circuito com uma função especificada é realizada adicionando-se essa camada ou camadas finais de interconexões de metal ao chip no final do processo de fabricação, permitindo que a função do chip seja personalizada conforme desejado. Essas camadas são análogas às camadas de cobre de uma placa de circuito impresso .

Os primeiros arranjos de portas compreendiam transistores bipolares , geralmente configurados como configurações lógicas de transistor-transistor de alto desempenho , lógica acoplada a emissor ou lógica de modo de corrente . Matrizes de portas CMOS ( semicondutor de óxido metálico complementar ) foram desenvolvidas posteriormente e passaram a dominar a indústria.

As fatias master do array gate com chips não acabados dispostos em um wafer são geralmente pré-fabricados e armazenados em grandes quantidades, independentemente dos pedidos do cliente. O projeto e a fabricação de acordo com as especificações individuais do cliente podem ser concluídos em menos tempo do que a célula padrão ou o projeto totalmente personalizado . A abordagem de gate array reduz os custos não recorrentes de máscara de engenharia , pois menos máscaras personalizadas precisam ser produzidas. Além disso, o tempo e os custos de fabricação de ferramentas de teste são reduzidos - os mesmos acessórios de teste podem ser usados ​​para todos os produtos de arranjo de portas fabricados no mesmo tamanho de matriz . Os arrays de gate foram os predecessores do ASIC estruturado mais complexo ; ao contrário das matrizes de portas, os ASICs estruturados tendem a incluir memórias predefinidas ou configuráveis ​​e / ou blocos analógicos.

Um circuito de aplicação deve ser construído em uma matriz de portas que tenha portas, fiação e pinos de E / S suficientes. Como os requisitos variam, as matrizes de portas geralmente vêm em famílias, com membros maiores tendo mais de todos os recursos, mas correspondentemente mais caros. Enquanto o projetista pode facilmente contar quantas portas e pinos de I / Os são necessários, o número de trilhas de roteamento necessárias pode variar consideravelmente, mesmo entre projetos com a mesma quantidade de lógica. (Por exemplo, um switch de barra cruzada requer muito mais roteamento do que uma matriz sistólica com a mesma contagem de portas.) Como as trilhas de roteamento não utilizadas aumentam o custo (e diminuem o desempenho) da peça sem fornecer qualquer benefício, os fabricantes de matrizes de portas tentam fornecer apenas trilhas suficientes para que a maioria dos projetos que cabem em termos de portas e pinos de E / S possam ser roteados. Isso é determinado por estimativas, como aquelas derivadas da regra de Rent ou por experimentos com projetos existentes.

As principais desvantagens das matrizes de portas são sua densidade e desempenho um pouco mais baixos em comparação com outras abordagens de design ASIC. No entanto, esse estilo costuma ser uma abordagem viável para baixos volumes de produção.

História

Desenvolvimento

Os arrays de gate tinham vários caminhos de desenvolvimento simultâneos. A Ferranti no Reino Unido foi pioneira na comercialização da tecnologia ULA bipolar , oferecendo circuitos de "100 a 10.000 portas e acima" em 1983, e mais tarde abandonou essa liderança em chips semipersonalizados. A IBM desenvolveu fatias master bipolares proprietárias que usava na fabricação de mainframe no final da década de 1970 e início da década de 1980, mas nunca as comercializou externamente. A Fairchild Semiconductor também flertou brevemente no final dos anos 1960 com matrizes bipolares lógica de diodo-transistor e lógica de transistor-transistor chamada Micromosaic e Polycell.

A tecnologia CMOS ( semicondutor de óxido metálico complementar ) abriu a porta para uma ampla comercialização de matrizes de portas. As primeiras matrizes de porta CMOS foram desenvolvidas por Robert Lipp em 1974 para a International Microcircuits, Inc. (IMI), uma loja de máscaras fotográficas de Sunnyvale iniciada por Frank Deverse, Jim Tuttle e Charlie Allen, ex-funcionários da IBM. Essa primeira linha de produtos empregava tecnologia CMOS de metal de nível único de 7,5 mícrons e variava de 50 a 400 portas . A tecnologia de design auxiliado por computador (CAD) na época era muito rudimentar devido ao baixo poder de processamento disponível, portanto, o design desses primeiros produtos era apenas parcialmente automatizado.

Este produto foi pioneiro em vários recursos que se tornaram padrão em projetos futuros. Os mais importantes foram: a organização estrita de n-canal e canal P transistores em 2-3 pares de linha ao longo do chip; e executar todas as interconexões em grades, em vez de espaçamento personalizado mínimo, que era o padrão até então. Esta inovação posterior pavimentou o caminho para a automação total quando combinada com o desenvolvimento de matrizes CMOS de 2 camadas. Personalizar essas primeiras partes era um tanto tedioso e sujeito a erros devido à falta de boas ferramentas de software. IMI aproveitou as técnicas de desenvolvimento de placa de PC para minimizar o esforço de personalização manual. Os chips da época eram projetados desenhando à mão todos os componentes e se interconectando em folhas Mylar em grade de precisão, usando lápis de cor para delinear cada camada de processamento. As folhas de Rubylith foram então cortadas e descascadas para criar uma representação (tipicamente) em escala de 200x a 400x da camada de processo. Esta foi então foto-reduzida para fazer uma máscara 1x. A digitalização, em vez do corte de rubilite, estava apenas chegando como a tecnologia mais recente, mas inicialmente apenas removeu o estágio de rubilite; os desenhos ainda eram manuais e depois digitalizados "à mão". Enquanto isso, as placas de PC mudaram de rubilite customizado para fita de PC para interconexões. O IMI criou ampliações de fotos em escala das camadas de base. Usando decalques de conexões de portas lógicas e fita de PC para interconectar essas portas, os circuitos personalizados poderiam ser rapidamente dispostos à mão para esses circuitos relativamente pequenos e foto-reduzidos usando as tecnologias existentes.

Após um desentendimento com a IMI, Robert Lipp começou a fundar a California Devices, Inc. (CDI) em 1978 com dois sócios silenciosos, Bernie Aronson e Brian Tighe. A CDI desenvolveu rapidamente uma linha de produtos competitiva com a IMI e logo em seguida uma linha de produtos de camada única de porta de silício de 5 mícrons com densidades de até 1.200 portas. Alguns anos mais tarde, o CDI seguiu com matrizes de portas "sem canal" que reduziram os bloqueios de linha causados ​​por uma camada inferior de silício mais complexa que pré-conectou as conexões individuais do transistor a locais necessários para funções lógicas comuns, simplificando a interconexão de metal de primeiro nível . Isso aumentou a densidade do chip em 40%, reduzindo significativamente os custos de fabricação.

Preocupações com matrizes de gate iniciais, tentativas de inovação

Os primeiros arrays de gate tinham baixo desempenho e eram relativamente grandes e caros em comparação com a tecnologia n-MOS de última geração que era usada para chips personalizados. A tecnologia CMOS estava sendo conduzida por aplicativos de muito baixo consumo de energia, como chips de relógio e instrumentação portátil operada por bateria, não por desempenho. Eles também estavam bem abaixo do desempenho da tecnologia lógica dominante existente, famílias lógicas de transistor-transistor. No entanto, havia muitas aplicações de nicho onde eram inestimáveis, particularmente em baixo consumo de energia, redução de tamanho, aplicações portáteis e aeroespaciais, bem como produtos sensíveis de tempo de colocação no mercado. Mesmo essas pequenas matrizes poderiam substituir uma placa cheia de portas lógicas transistor-transistor se o desempenho não fosse um problema. Uma aplicação comum era combinar vários circuitos menores que suportavam um circuito LSI maior em uma placa, conhecida carinhosamente como "coleta de lixo". E o baixo custo de desenvolvimento e ferramentas personalizadas tornaram a tecnologia disponível para os orçamentos mais modestos. Os primeiros conjuntos de portas desempenharam um grande papel na mania do CB na década de 1970 , bem como um veículo para a introdução de outros produtos produzidos em massa posteriores, como modems e telefones celulares.

No início da década de 1980, os gate arrays estavam começando a sair de suas aplicações de nicho para o mercado geral. Vários fatores em tecnologia e mercados estavam convergindo. O tamanho e o desempenho estavam aumentando; a automação estava amadurecendo; a tecnologia tornou-se "quente" quando, em 1981, a IBM apresentou seu novo mainframe 3081 com CPU compreendendo matrizes de portas; eles foram usados ​​em um produto de consumo, o ZX81; e novos participantes no mercado aumentaram a visibilidade e a credibilidade.

Em 1981, Wilfred Corrigan , Bill O'Meara Rob Walker e Mitchell "Mick" Bohn fundaram a LSI Logic . Sua intenção inicial era comercializar matrizes de portas lógicas acopladas a emissores, mas descobriram que o mercado estava se movendo rapidamente em direção ao CMOS. Em vez disso, licenciaram a linha CMOS de porta de silício da CDI como uma segunda fonte. Este produto os estabeleceu no mercado enquanto desenvolviam sua própria linha de metal de 2 camadas de 5 mícrons. Esta última linha de produtos foi o primeiro produto comercial de array de portões passível de automação total. A LSI desenvolveu um conjunto de ferramentas de desenvolvimento proprietárias que permitiam aos usuários projetar seu próprio chip em suas próprias instalações por meio de login remoto no sistema da LSI Logic.

A Sinclair Research portou um design ZX80 aprimorado para um chip ULA para o ZX81 e, mais tarde, usou um ULA no ZX Spectrum . Um chip compatível foi feito na Rússia como T34VG1. A Acorn Computers usou vários chips ULA no BBC Micro e, mais tarde, um único ULA para o Acorn Electron . Muitos outros fabricantes da época do boom dos computadores domésticos usavam ULAs em suas máquinas. O IBM PC assumiu grande parte do mercado de computadores pessoais e os volumes de vendas tornaram os chips totalmente personalizados mais econômicos. A série Amiga da Commodore usou matrizes de gate para os chips personalizados de Gary e Gayle, como seus codinomes podem sugerir.

estrondo

Enquanto o mercado prosperava, faltavam lucros para a indústria. Os semicondutores passaram por uma série de recessões durante a década de 1980 que criaram um ciclo de expansão-queda. As recessões gerais de 1980 e 1981-1982 foram seguidas por altas taxas de juros que restringiram os gastos de capital. Essa redução causou estragos no negócio de semicondutores, que na época era altamente dependente de gastos de capital. Os fabricantes desesperados para manter suas fábricas cheias e permitir a modernização constante em uma indústria de rápido movimento tornaram-se hipercompetitivos. Os muitos novos participantes do mercado reduziram os preços dos arranjos de entrada aos custos marginais dos fabricantes de silício. Empresas sem fábrica, como LSI Logic e CDI, sobreviveram com a venda de serviços de design e tempo de computador, e não com as receitas de produção.

A competição indireta surgiu com o desenvolvimento do field-programmable gate array (FPGA). A Xilinx foi fundada em 1984 e seus primeiros produtos eram muito parecidos com os primeiros gate arrays, lentos e caros, adequados apenas para alguns nichos de mercado. No entanto, a Lei de Moore rapidamente os transformou em uma força e, no início da década de 1990, estava perturbando seriamente o mercado de arranjo de portas.

Os designers ainda desejavam uma maneira de criar seus próprios chips complexos sem a despesa de um design totalmente customizado e, eventualmente, esse desejo foi concedido com a chegada não apenas do FPGA, mas também do dispositivo lógico programável complexo (CPLD), células padrão configuráveis ​​de metal ( MCSC) e ASICs estruturados. Enquanto uma matriz de portas exigia uma fundição de wafer de semicondutor de back-end para depositar e gravar as interconexões, o FPGA e o CPLD tinham interconexões programáveis ​​pelo usuário. A abordagem atual é fazer os protótipos por FPGAs, pois o risco é baixo e a funcionalidade pode ser verificada rapidamente. Para dispositivos menores, os custos de produção são suficientemente baixos. Mas para FPGAs grandes, a produção é muito cara, consome muita energia e, em muitos casos, não atinge a velocidade necessária. Para resolver esses problemas, várias empresas ASIC como BaySand , Faraday , Gigoptics e outras oferecem serviços de conversão de FPGA para ASIC.

Declínio

No início do século 21, o mercado de matrizes de portas era um resquício de si mesmo, impulsionado pelas conversões de FPGA feitas por motivos de custo ou desempenho. A IMI mudou de conjuntos de portas para circuitos de sinais mistos e foi posteriormente adquirida pela Cypress Semiconductor em 2001; O CDI fechou suas portas em 1989; e a LSI Logic abandonou o mercado em favor de produtos padrão e acabou sendo adquirida pela Broadcom.

Referências

links externos

• Mídia relacionada a matrizes Gate no Wikimedia Commons