Alder Lake (microprocessador) - Alder Lake (microprocessor)

Alder Lake
Informação geral
Lançado -
Comercializado por Intel
Projetado por Intel
Fabricante (s) comum (s)
Cache
Cache L1 80 KB por núcleo Golden Cove (32 instruções + 48 dados)
96 KB por núcleo Gracemont (64 instruções + 32 dados)
Cache L2 1,25 MB por núcleo Golden Cove
4 MB por módulo Gracemont
Cache L3 Até 30 MB, compartilhado
Arquitetura e classificação
Min. tamanho do recurso Intel 7 (anteriormente conhecido como 10ESF)
Microarquitetura Golden Cove e Gracemont
Conjunto de instruções x86-64
Instruções x86-64
Extensões
Especificações físicas
Núcleos
GPU (s) Gráficos integrados baseados em Intel Xe
Tomadas)
Produtos, modelos, variantes
Nomes de marcas)
História
Antecessor

Alder Lake é o codinome da Intel para a 12ª geração de processadores Intel Core com base em uma arquitetura híbrida que utiliza núcleos de alto desempenho Golden Cove e núcleos Gracemont de eficiência energética. Deve ser fabricado usando o processo Intel 7 da Intel , anteriormente conhecido como Intel 10 nm Enhanced SuperFin (10ESF).

Recursos

A Intel confirmou Alder Lake durante o Architecture Day 2020 da empresa. Mais detalhes foram revelados no ano seguinte.

Os processadores Alder Lake são baseados em uma nova arquitetura híbrida que utiliza núcleos de alto desempenho e alta eficiência. A Intel afirma que Alder Lake terá seu melhor desempenho por watt .

CPU

Mais informações: Golden Cove e Gracemont (microarquitetura)
  • Núcleos de CPU de alto desempenho Golden Cove (P-core)
    • AVX-VNNI , uma variante codificada em VEX de AVX512-VNNI para vetores de 256 bits
    • Adicionadores de ponto flutuante dedicados
    • Novo decodificador de instrução de 6 (acima de 4 em Rocket Lake / Tiger Lake ) com a capacidade de buscar até 32 bytes de instruções por ciclo (acima de 16)
    • 12 portas de execução (acima de 10)
    • 512 entradas de reordenar buffer (acima de 384)
    • Alocações µOP de 6 largos (acima de 5)
    • O tamanho do cache µOP aumentou para entradas de 4 K (acima de 2,25 K)
    • AVX-512 (incluindo FP16), embora fisicamente presente na matriz, está desabilitado para corresponder ao E-core.
  • Núcleos de CPU de alta eficiência da Gracemont (E-core)
    • Os E-cores são organizados em módulos de 4 núcleos; O cache L2 é compartilhado entre os núcleos E dentro de um módulo
    • 256 entradas de reordenar buffer (acima de 208 em Tremont )
    • 17 portas de execução (de 12)
    • AVX2 , FMA e AVX-VNNI para alcançar o P-core.
  • Novas extensões de conjunto de instruções
  • Até 1 TB / s de interconexão entre os núcleos
  • Intel Thread Director (escalonável Hybrid Arch Scheduling), uma tecnologia de hardware para auxiliar o programador de threads do SO com distribuição de carga mais eficiente entre núcleos de CPU heterogêneos. A ativação desse novo recurso requer suporte em sistemas operacionais. A Microsoft adicionou suporte para Thread Director para Windows 11
  • Cache L3 de até 30 MB
  • Nomenclatura:
    • Até 8 P-core e 8 E-core no desktop
    • Até 6 P-core e 8 E-core no celular (designs UP3)
    • Até 2 P-core e 8 E-core no ultra móvel (designs UP4)

GPU

  • GPU Intel Xe (Gen12.2)
  • Até 96 EU no celular e 32 EU no desktop

I / O

Veja também

Referências