Processo de 14 nm - 14 nm process

Fabricação de dispositivos semicondutores
Escalonamento MOSFET ( nós de processo )
010 µm  - 1971 006 µm  - 1974 003 µm  - 1977  1,5 µm  - 1981 001 µm  - 1984 800 nm  - 1987 600 nm  - 1990 350 nm  - 1993 250 nm  - 1996 180 nm  - 1999 130 nm  - 2001 090 nm  - 2003 065 nm  - 2005 045 nm  - 2007 032 nm  - 2009 022 nm  - 2012 014 nm  - 2014 010 nm  - 2016 007 nm  - 2018 005 nm  - 2020
Futuro 003 nm  ~ 2022 002 nm  ~ 2024
Meios nós Densidade CMOS Dispositivo ( multiportas ) Lei de Moore Contagem de transistores Semicondutor Indústria Nanoeletrônica
v t e

O processo de 14  nm refere-se ao nó da tecnologia MOSFET que é o sucessor do nó de 22  nm (ou 20  nm). O 14  nm foi assim denominado pelo International Technology Roadmap for Semiconductors (ITRS). Até cerca de 2011,  esperava-se que o nó seguindo 22 nm fosse de 16  nm. Todos os  nós de 14 nm usam a tecnologia FinFET ( transistor de efeito de campo fin ), um tipo de tecnologia MOSFET multiportas que é uma evolução não plana da tecnologia CMOS de silício planar .

A Samsung Electronics gravou um chip de 14 nm em 2014, antes de fabricar chips flash NAND de "classe 10  nm " em 2013. No mesmo ano, a SK Hynix começou a produção em massa de flash NAND de 16  nm e a TSMC iniciou a produção de FinFET de 16 nm. No ano seguinte, a Intel começou a enviar dispositivos em escala de 14 nm para os consumidores.   

História

Fundo

A base para a  fabricação de sub-20 nm é o FinFET ( transistor de efeito de campo Fin ), uma evolução do transistor MOSFET . A tecnologia FinFET foi iniciada por Digh Hisamoto e sua equipe de pesquisadores no Laboratório Central de Pesquisa Hitachi em 1989.

A resolução de 14 nm é difícil de ser alcançada em uma resistência polimérica , mesmo com litografia por feixe de elétrons . Além disso, os efeitos químicos da radiação ionizante também limitam a resolução confiável a cerca de 30 nm , o que também é possível usando litografia de imersão de última geração . Materiais de máscara rígida e padrões múltiplos são necessários.

Uma limitação mais significativa vem de danos de plasma a materiais de baixo k . A extensão do dano é normalmente de 20 nm de espessura, mas também pode chegar a cerca de 100 nm. Espera-se que a sensibilidade a danos piore à medida que os materiais de baixo k se tornam mais porosos. Para efeito de comparação, o raio atômico de um silício sem restrições é de 0,11 nm. Assim, cerca de 90 átomos de Si cobririam o comprimento do canal, levando a um vazamento substancial .

A Tela Innovations e a Sequoia Design Systems desenvolveram uma metodologia que permite a exposição dupla para o nó de 16/14 nm por volta de 2010. A Samsung e a Synopsys também começaram a implementar a padronização dupla em fluxos de design de 22 nm e 16 nm. A Mentor Graphics relatou a gravação de chips de teste de 16 nm em 2010. Em 17 de janeiro de 2011, a IBM anunciou que estava se unindo à ARM para desenvolver tecnologia de processamento de chip de 14 nm.

Em 18 de fevereiro de 2011, a Intel anunciou que iria construir uma nova fábrica de semicondutores de $ 5 bilhões no Arizona , projetada para fabricar chips usando processos de fabricação de 14 nm e wafers de 300 mm de ponta . A nova planta de fabricação deveria se chamar Fab 42, e a construção deveria começar em meados de 2011. A Intel classificou a nova instalação como "a instalação de fabricação de alto volume mais avançada do mundo" e disse que aconteceria em 2013. A Intel decidiu adiar a abertura dessa instalação e, em vez disso, atualizar suas instalações existentes para suportar chips de 14 nm. Em 17 de maio de 2011, a Intel anunciou um roteiro para 2014 que incluía transistores de 14 nm para suas linhas de produtos Xeon , Core e Atom .

Demonstrações de tecnologia

No final de 1990, a equipe japonesa do Hisamoto da Hitachi Laboratório de Pesquisa Central começou a colaborar com uma equipe internacional de pesquisadores em desenvolver ainda mais a tecnologia FinFET, incluindo TSMC 's Chenming Hu e vários UC Berkeley pesquisadores. Em 1998, a equipe fabricou com sucesso dispositivos até um  processo de 17 nm. Posteriormente, eles desenvolveram um  processo FinFET de 15 nm em 2001. Em 2002, uma equipe internacional de pesquisadores da UC Berkeley, incluindo Shibly Ahmed (Bangladesh), Scott Bell, Cyrus Tabery (iraniano), Jeffrey Bokor, David Kyser, Chenming Hu ( Taiwan Semiconductor Manufacturing Company ) e Tsu-Jae King Liu , demonstraram os dispositivos FinFET de até 10 nm de comprimento de porta.

Em 2005, a Toshiba demonstrou um processo FinFET de 15 nm, com comprimento de porta de 15 nm e largura de aleta de 10 nm , usando um processo espaçador de parede lateral. Foi sugerido que para o nó de 16 nm, um transistor lógico teria um comprimento de porta de cerca de 5 nm. Em dezembro de 2007, a Toshiba demonstrou um protótipo de unidade de memória que usava linhas finas de 15 nanômetros.

Em dezembro de 2009, o National Nano Device Laboratories, de propriedade do governo de Taiwan, produziu um chip SRAM de 16 nm .

Em setembro de 2011, a Hynix anunciou o desenvolvimento de células NAND de 15 nm.

Em dezembro de 2012, a Samsung Electronics gravou um chip de 14 nm.

Em setembro de 2013, a Intel demonstrou um laptop Ultrabook que usava uma CPU Broadwell de 14 nm , e o CEO da Intel, Brian Krzanich , disse: "[CPU] estará disponível no final deste ano." No entanto, o embarque foi adiado ainda mais até o quarto trimestre de 2014.

Em agosto de 2014, a Intel anunciou detalhes da microarquitetura de 14 nm para seus próximos processadores Core M , o primeiro produto a ser fabricado no processo de fabricação de 14 nm da Intel. Os primeiros sistemas baseados no processador Core M deveriam estar disponíveis no quarto trimestre de 2014 - de acordo com o comunicado à imprensa. "A tecnologia de 14 nanômetros da Intel usa transistores tri-gate de segunda geração para oferecer desempenho, potência, densidade e custo por transistor líderes da indústria", disse Mark Bohr, membro sênior da Intel, Grupo de Tecnologia e Fabricação e diretor de Arquitetura e Integração de Processos.

Em 2018, uma falta de capacidade de fabricação de 14 nm foi anunciada pela Intel.

Dispositivos de envio

Em 2013, a SK Hynix iniciou a produção em massa de flash NAND de 16  nm , a TSMC iniciou a produção de FinFET de 16 nm e a Samsung iniciou a produção de flash NAND de classe de 10 nm .   

Em 5 de setembro de 2014, a Intel lançou os três primeiros processadores baseados em Broadwell que pertenciam à família Core M de baixo TDP : Core M-5Y10, Core M-5Y10a e Core M-5Y70.

Em fevereiro de 2015, a Samsung anunciou que seus smartphones principais, o Galaxy S6 e S6 Edge , apresentariam sistemas Exynos em chip de 14 nm (SoCs).

Em 9 de março de 2015, a Apple Inc. lançou o MacBook e o MacBook Pro "Início de 2015" , que utilizavam processadores Intel de 14 nm. Digno de nota é o i7-5557U, que tem Intel Iris Graphics 6100 e dois núcleos rodando a 3,1 GHz, usando apenas 28 watts.

Em 25 de setembro de 2015, a Apple Inc. lançou o IPhone 6S e o iPhone 6S Plus, equipados com chips A9 "classe desktop" fabricados em 14 nm pela Samsung e 16 nm pela TSMC (Taiwan Semiconductor Manufacturing Company).

Em maio de 2016, a Nvidia lançou suas GPUs GeForce série 10 baseadas na arquitetura Pascal , que incorpora a tecnologia FinFET de 16 nm da TSMC e a tecnologia FinFET de 14 nm da Samsung.

Em junho de 2016, a AMD lançou suas GPUs Radeon RX 400 baseadas na arquitetura Polaris , que incorpora a tecnologia FinFET de 14 nm da Samsung. A tecnologia foi licenciada para a GlobalFoundries para dupla fonte.

Em 2 de agosto de 2016, a Microsoft lançou o Xbox One S , que utilizava 16 nm pela TSMC.

Em 2 de março de 2017, a AMD lançou seus CPUs Ryzen baseados na arquitetura Zen , incorporando a tecnologia FinFET de 14 nm da Samsung, que foi licenciada para a GlobalFoundries para a GlobalFoundries construir.

O processador NEC SX-Aurora TSUBASA , lançado em outubro de 2017, usa um  processo FinFET de 16 nm da TSMC e foi projetado para uso com supercomputadores NEC SX .

Em 22 de julho de 2018, a GlobalFoundries anunciou seu processo Leading-Performance (12LP) de 12 nm, baseado em um processo 14LP licenciado da Samsung.

Em setembro de 2018, a Nvidia lançou GPUs baseadas em sua Turing (microarquitetura) , que foram feitas no processo de 12 nm da TSMC e têm uma densidade de transistor de 24,67 milhões de transistores por milímetro quadrado.

Nós de processo de 14 nm

Números mais baixos são melhores, exceto para a densidade do transistor, caso em que é o oposto. O pitch do transistor também é conhecido como CPP (pitch poly com contato) e o pitch da interconexão também é conhecido como MMP (pitch mínimo do metal).

Referências